ZYNQUltraScale+MPSOC控制器PCI Express(VIVADO 2017.1)-根端口错误:HWRRQ 0x4太大而不能虚拟-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ZYNQUltraScale+MPSOC控制器PCI Express(VIVADO 2017.1)-根端口错误:HWRRQ 0x4太大而不能虚拟

描述

当使用多功能器件来宣传遗留的IN -D时,内核给出以下错误消息:

〔2.441684〕错误:HWRQ0x4太大而不能用作哑铃

当前的内核基础结构强加了一个从零开始的HWRRQ范围。

因此,当驱动程序请求四IRQ时,子系统认为最大有效IRQ数为0x3(0x0到0x3)。

但是对于PCI来说,遗留中断范围是0x1到0x4。

由于这种差异,IRQ号码0x4的注册失败,导致上述错误消息。

解决方案

这是一个已知的问题,需要在内核PCI子系统中进行修复。

有关这个问题的更多细节请参考下面的链接:

HTTPS://PTCCHWork.Keln.Org/PATCH/9305303/

作为一个工作,请按照下面的说明安装安装在这个答案记录上的补丁。

Git克隆GITI//GITHUBCOM/XILIX/LIUX-XLNX.GIT
光盘Linux XLNX
GSIT检测XILIX-V2017.1.01
GIT AM000 01-PCI-XILIX-NWL PCIE FIX错误-多功能DEVE补丁

修补程序使下列更改驱动程序/ PCI/主机/ PCIE Xilinx NWL C

原始版本:

pCIE-gt;LeaCyy1-IrqlDeal= IrqlDimaIn AddioLoad(LeaCyyIn)
第二,
α,β,α,β,β,α,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,
α,β,β,β,β,β,α,β,β,β;

更新版本:

pCIE-gt;LeaCyy1-IrqlDeal= IrqlDimaIn AddioLoad(LeaCyyIn)
α,β,α,β,β1,
α,β,α,β,β,α,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,
α,β,β,β,β,β,α,β,β,β;

修订历史

11/22/2017 -首次发布

附件

关联附件

名字 文件大小 文件类型
000 01-PCI-XILIX-NWL PCIE FIX错误-多功能DEVE补丁 1千字节 补丁
请登录后发表评论

    没有回复内容