LogICOR视频PHY控制器V2.0(Rev)。5)-为什么极性交换寄存器设置似乎没有任何影响?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogICOR视频PHY控制器V2.0(Rev)。5)-为什么极性交换寄存器设置似乎没有任何影响?

描述

为什么极性交换寄存器设置似乎没有任何影响?

解决方案

这是视频PHY控制器V2.0中的一个已知问题(Rev)。5)和更早。

当为HDMI生成输出时,以下寄存器中的寄存器位(用于设置极性)没有连接,因此寄存器设置不适用于硬件。

  • 0x00 70-TX控制(TXC)
  • 0x0100-RX控件(RXC)

这个问题将在视频PHY控制器V2.0(Rev)中得到解决。6)及以后。

请登录后发表评论

    没有回复内容