描述
位置设计设计助理
注：本文是Xilinx VIVADO实现解决方案中心的一部分（赛灵思解答68350）Xilinx ViVADO实现解决方案中心可用于解决与VIVADO实现相关的所有问题。
无论您是用VIVADO实现新的设计还是解决问题，使用VIVADO实现解决方案中心来引导您得到正确的信息。
解决方案
功能与使用
| （赛灵思解答68351） | 2014、X VIVADO实现——工具重复性的讨论 |
| （赛灵思解答57853） | VVADOO——如何使用增量编译流程？ |
| （赛灵思解答66668） | VVADOD-用VIVADO成功将寄存器装入IOB |
调试技巧
| （赛灵思解答64450） | 2015.1 VIVADO -我如何调试错误：“错误：[DRC 23-20]规则违反（BIVC-1）BankIO标准VCC -冲突的VCC电压在Bank15。”？ |
| （赛灵思解答62661） | VIVADO实现-如何验证I/O寄存器是否装入IOB |
| （赛灵思解答66386） | VIVADO——如何手动调整Posil设计时钟平面布置图 |
| （赛灵思解答67203） | VIVADOOX实现：如何理解和调试IO和时钟放置器错误 |
高频问题与设计咨询
| （赛灵思解答67988） | VIVADO 2016.2 -在第3.7阶段崩溃小形状细节放置 |
| （赛灵思解答58992） | [位置30415] I/O布局由于使用过度而失败 |
| （赛灵思解答67824） | 2016.2个ViTEX超高速+时钟砂器不能划分超电容+设计，这是因为PS8块对时钟路由的干扰不恰当。 |
| （赛灵思解答68575） | VIVADO 2016.4挂起/崩溃后在第4.1阶段优化后提交优化 |
| （赛灵思解答67362） | VIVADO 2016.1 -在PARTYI设计快速优化阶段崩溃 |
| （赛灵思解答67599） | 2016.2 VIVADO错误：[布局30876 ]端口’CLK ‘被分配给PACKAGEPIN PIN ‘G14’，它只能用作差分时钟输入的N侧。 |
| （赛灵思解答64189） | VIVADO -接收错误“[地方3073]无效的约束对寄存器‘I11IyReg’。它具有属性IOB= true，但不是由任何I/O元件驱动或驱动。 |
没有回复内容