2016.4 ViVADO系统生成器——当设置整数系数时,试图应用非整数系数时FILC 7.2块中的信息性错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug