CPRI V87(Rev 1)-对于一些UltraScale和UltraScale+器件,RX和TX输出时钟没有正确的限制,如果核心是产生与9830G和线下率选项。-Xilinx-AMD社区-FPGA CPLD-ChipDebug