CPRI V87(Rev 1)-64 b66 b控制块编码不正确-Xilinx-AMD社区-FPGA CPLD-ChipDebug

CPRI V87(Rev 1)-64 b66 b控制块编码不正确

描述

当CPRI主机发送数据时,块类型字段控制字没有正确编码。

仅将前32位/t/作为原始数据发送,其余32位被丢弃。

我怎样解决这个问题?

解决方案

这是当前CPRI版本中的一个已知问题,它将在2017.1固定。

以下是用来修复这个问题的修补程序:

(赛灵思解答68282) VVADO 2015.4
(赛灵思解答68300) VVADO 2016.2
(赛灵思解答68426) VVADO 2016.3
(赛灵思解答68427) VVADO 2016.4

对于其他CPRI已知的问题,请参阅(赛灵思解答54473)

请登录后发表评论

    没有回复内容