LogiRoSMPTE ST 2059 V1.0-什么是时钟范围和规格要求细节的RTC时钟输入的SMPTE ST 2059核心?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiRoSMPTE ST 2059 V1.0-什么是时钟范围和规格要求细节的RTC时钟输入的SMPTE ST 2059核心?

描述

SMPTE ST 2059核心的RTC时钟输入的时钟范围和规范要求细节是什么?

在(PG244)中,只提到了RTCH-CLK域是125MHz,并且它可以由AXI以太网核心的系统计时器提供,该系统具有用于参考输入的GUI选项。

解决方案

SMPTE ST 2059预计RTC时钟为125MHz。

RTL和软件驱动程序的核心/参考设计预计它是125MHz。没有其他参考时钟频率已经过测试。

源可以由PLL/MMCM驱动,但是源(这个PLL/MMCM)应该是稳定的时钟源。

对于这个时钟源没有特定的要求,但是应该注意的是,源越稳定,SMPTE ST 2059 IP的锁定和漂移性能越好。

对于大多数应用,标准振荡器(TCXO)应该是好的,但最终取决于应用程序的要求。用户在选择外部参考振荡器时,应评估自己的系统级要求。

请登录后发表评论

    没有回复内容