VIVADO——在IP核的OOC运行完成之后，IP核不再处于层次视图中的适当位置。

描述

我用一个简单的VHDL配置为Xilinx FIR IP核。项目的Debug tLIB属性设置为TopyLIB。

库；

当导入.xCI文件时，在“源代码”窗口的“层次结构”视图中，所有的内容看起来都是正确的。在上下文无关（OOC）输出产品生成之后，IP核不再被实例化。

因此，即使所有IP相关文件的库属性指向TopyLIB（而不是Debug TLIB），顶层综合也无法完成。

这是由以下配置规范引起的：

对于所有：MyIIPIPNEY使用实体TopyLb. MyIIPIPNEX；

这是预期的行为吗？

解决方案

这是预期的行为。当您在库中实例化IP核时，问题就出现了。

可以将IP核的HDL文件设置为一个库，甚至IP核本身也可以被设置为一个库。但是，没有将VHDL库与IP OOC模块匹配的连接机制。

一旦IP被综合，Vivado试图钩住综合的检查点，并且没有用于区分DCP文件的库机制。

围绕这一限制有两种选择。

• 不要在库中实例化IP核
• 将IP核的输出目标综合选项设置为全局而不是OOC