首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
两个同样型号但加载文件不同的LATTICE cpld菊花链加载怎么弄?
lzh
9年前发布
165
2
该帖子内容已隐藏,请登录后查看
登录后继续查看
登录
注册
lattice
请登录后发表评论
登录
注册
回复
2
只看作者
最新
最热
wuzhihua2
0
yinhk
0
搜索
开启精彩搜索
热门帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
先加载第一片,bit文件在生成的时候策略里选择bypass,这样第一片加载后就把第一片设置为bypass,以后的bit文件经过时就透传到后面的芯片……以此类推。最后一片芯片bypass可以设置也可以不设置,差别并不大了。
Done脚的连接,需要连接在一起。除最后一个bit文件,其他文件都采用DONE_EX,也就说除了内部Done bit置高后还要等待外部DONE脚拉高后才完成加载过程。以保证整个菊花链的正常同时工作。
我知道不同型号的LATTCIE CPLD是可以加载的,在 lattice diamond programmer中分别选择不同器件的加载文件就可以了。
但是相同型号的CPLD加载不同的文件是可以的,但是在软件中怎么区分和设置,我也不清楚。坐等大神。