登录后继续查看
登录注册
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站 欢迎您的到来!如果您没有帐户请先点击下方按钮进行注册
先加载第一片,bit文件在生成的时候策略里选择bypass,这样第一片加载后就把第一片设置为bypass,以后的bit文件经过时就透传到后面的芯片……以此类推。最后一片芯片bypass可以设置也可以不设置,差别并不大了。
Done脚的连接,需要连接在一起。除最后一个bit文件,其他文件都采用DONE_EX,也就说除了内部Done bit置高后还要等待外部DONE脚拉高后才完成加载过程。以保证整个菊花链的正常同时工作。
我知道不同型号的LATTCIE CPLD是可以加载的,在 lattice diamond programmer中分别选择不同器件的加载文件就可以了。
但是相同型号的CPLD加载不同的文件是可以的,但是在软件中怎么区分和设置,我也不清楚。坐等大神。