JESD204  – 代码组同步-Xilinx-AMD社区-FPGA CPLD-ChipDebug

JESD204 – 代码组同步

描述

图片[1]-JESD204  – 代码组同步-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Code Group Sync是JESD204协议链接的第一个阶段。

在此阶段,链路中的每个通道必须看到通过车道传输的K28.5 K字符流。必须对齐这些通道并使用逗号对齐来确保这种情况。

可选的收发器调试端口gt_rxcommadet [(LANES-1):0]将设置为高,表示逗号对齐块已检测到有效的逗号。

一旦取消并且变低,则逗号对齐完成。完成此操作后,调试状态寄存器位0将在JESD204内核中置位。

下一步是通过在每个通道内传输四个连续的K28.5字符来完成代码组同步。

一旦看到这一点,Sync将变为高电平以及调试状态寄存器位1(在JESD204B RX内核中)。

发送器将发送数据直到下一帧的开始。

每个子类将以不同的方式处理下一步:

  • 子类0 – 在看到四个连续的K28.5字符后进入ILA,从而执行上述步骤。
  • 子类1和2 – K字符被发送到下一个LMFC边界的开头。
    ILA然后开始。将断言Sync~以显示此阶段已完成。

潜在错误/调试代码组同步失败:

编队通过

检查器件GT是否已锁定。特别检查QPLL / CPLL LOCK。这是最有可能失败的信号。

如果发生这种情况,请遵循标准GT调

(Xilinx答复37181) Xilinx高速串行I / O解决方案中心

车道数据

如果车道缺少数据,请确保链路的另一侧设置为相同数量的车道。

可能的原因可能是:

  • 车道没有连接
  • RX设置为2个通道,TX设置为1个通道(通道编号不匹配)

如果车道有歪斜,如果不解决这个偏差,可能无法通过CGS。

功率

检查电路板上的电源 – 这必须在数据表的规格范围内。检查FPGA和ADC / DAC的电源。

信号完整性

K字符可能不正确。检查故障通道的信号完整性。查看GT数据和char_is_k信号以验证哪些通道发生故障。

逗号对齐

encommaalign由核心驱动,因此逗号对齐仅限于核心不同步时。

这是因为单个错误字节有可能变成跨越字节边界的逗号,这反过来可能导致GT重新对齐并坚持坏对齐。

结果是所有后续数据字节都将成为错误。

例如:

带有10位代码的2个字节:1100110000和1110100010

如果第一个字节有几个比特错误,则数据可能变为:1100110011和1110100010

取第一个字的最后4位和第二个字的前6位给出:0011111010,它将显示为未对齐的逗号,因为K28.5的10位代码也是0011111010

禁用逗号对齐意味着不会发生这种情况 – 只需要在同步期间执行逗号对齐。

对齐字符

对齐字符替换应仅发生在复帧的最后一个字节中,并且仅当数据与前一复帧的最后一个字节中的数据匹配时 – 这应始​​终落在复帧边界上。

如果这发生在数据中的其他位置,则RX将丢弃同步。

请登录后发表评论

    没有回复内容