在POWR1014A中I2C控制的输入和输出引脚的POR状态是什么?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

在POWR1014A中I2C控制的输入和输出引脚的POR状态是什么?

被I2C“控制”的输入引脚保持在高阻抗(高Z)状态,因为它们不是双向引脚,它们总是输入。由I2C控制的输出引脚将遵循表2-7中的“I2C控制寄存器”中所列的行为。ISPAC-POWR1014/A数据表DS1014. 基本上,由I2C控制的所有输出将是逻辑低,除了OUT3,这将是SMBA兼容性的逻辑高。PAC软件中的PIN窗口设置对于I2C控制引脚无效。

请登录后发表评论

    没有回复内容