ECO:下一代FPGA编辑器-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ECO:下一代FPGA编辑器

描述

工程变更单(ECO)是对实施后网表的修改。目的是实现变更,对原始设计的影响最小。

ECO流程旨在处理需要尽可能快速周转的用例,例如修改探针,修复逻辑错误以及将内部信号带出器件。

1)ECO GUI

从2016.1开始,Vivado正式支持GUI中的ECO流程。

您可以通过选择从主菜单访问ECO GUI布局> ECO。

图片[1]-ECO:下一代FPGA编辑器-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2)ECO工具栏/便签本

选择ECO布局后,ECO导航器将显示在布局的左侧(A:在上面的屏幕截图中以红色突出显示)

它提供对网表命令,运行步骤,报告和分析工具以及保存更改和生成Program文件的命令的访问。

布局中心的划痕垫(B:在上面的屏幕截图中以蓝色突出显示)跟踪网表更改,以及单元,引脚,端口和网络的布局和布线状态。

ECO工具栏包含以下控件:

  • 网表修改
  • 布局和布线(增量)
  • 报告
  • 输出文件
  • 网表连接
  • 安置和路由

3)ECO流程图

在进行ECO修改之后,放置和路由完全是增量的。

用户可以对网表进行非法修改,因此鼓励使用Running Check ECO。

图片[2]-ECO:下一代FPGA编辑器-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4)非基本网表修改

ECO工具栏允许基本网表修改,可以使用手动TCL命令进行高级修改。

4-1)添加新模块

create_cell命令用于将单元添加到网表。

但是,您的引用应该是库或设计源文件中的现有单元格。

如果要添加新模块,可以使用以下技术。

1)综合子模块,脱离上下文,并写入检查点(例如,clk_wiz_0.dcp)

2)创建一个新单元格,将新模块引用为黑盒子:

create_cell -black_box INST_NAME -reference clk_wiz_0

3)用DCP替换黑匣子:

read_checkpoint -cell INST_NAME clk_wiz_0.dcp
请登录后发表评论

    没有回复内容