描述
此答复记录包含适用于PCI Express内核的UltraScale架构PHY的发行说明和已知问题，包括以下内容：
- 一般信息
- 已知和已解决的问题
- 修订记录
本文是PCI Express解决方案中心的一部分
| （Xilinx答复34536） | Xilinx PCI Express解决方案中心 |
解
支持的器件可在以下三个位置找到：
- 打开Vivado工具 – > IP目录 ，右键单击IP并选择Compatible Families 。
- 有关所有版本的新功能和添加的器件支持的列表，请参阅Vivado设计工具中的核心可用的更改日志文件。
版本表
此表将核心版本与包含它的第一个Vivado设计工具发行版本相关联。
| 核心版本 | Vivado工具版 |
|---|---|
| v1.0（Rev9） | 2018.2 |
| v1.0（Rev8） | 2018.1 |
| v1.0（Rev7） | 2017.4 |
| v1.0（Rev6） | 2017.3 |
| v1.0（Rev5） | 2017.2 |
| v1.0（Rev4） | 2017.1 |
| v1.0（Rev3） | 2016.4 |
| v1.0（Rev2） | 2016.3 |
| v1.0（Rev1） | 2016.2 |
| V1.0 | 2016.1 |
战术补丁
下表提供了适用于相应Vivado工具版本的UltraScale + PCI Express集成块核心的战术补丁列表。
| 答案记录 | 核心版本（安装补丁后） | 工具版本 |
|---|---|---|
| （Xilinx答复71191） | v1.0（Rev。71191） | 2018.1 |
已知和已解决的问题
下表提供了针对PCI Express内核的UltraScale架构PHY的已知问题，从v1.0开始，最初在Vivado 2016.1中发布。
注意： “找到的版本”列列出了首次发现问题的版本。
问题可能也存在于早期版本中，但尚未执行特定测试来验证早期版本。
| 答案记录 | 标题 | 找到版本 | 版本已解决 |
|---|---|---|---|
| （Xilinx答复71191） | Link不支持Gen1设计与Refclk在125 MHz和250 MHz速度 | v1.0（Rev8） | v1.0（Rev8） |
其他信息 ：
- NA
修订记录：
| 2016年4月13日 | 初始发行 |
| 2016年8月6日 | 更新2016.2发布 |
| 2016年10月5日 | 更新2016.3发布 |
| 2017年1月24日 | 更新2016.4发布 |
| 2017年4月5日 | 更新于2017.1发布 |
| 2018年6月12日 | 补充（Xilinx答复71191） |
没有回复内容