JESD204  – 实现SYNC-Xilinx-AMD社区-FPGA CPLD-ChipDebug

JESD204 – 实现SYNC

描述

本答复记录包含有关实现SYNC和SYNC依赖性的信息。

对于JESD204系统,要实现SYNC,所有通道必须已实现代码组同步(CGS)。

一旦实现了CGS,SYNC引脚就会变高。

  • 对于子类0,这将立即生效。
  • 对于子类1,这将在下一个LMFC边界上(必须提供SYSREF才能启动LMFC计数器)
  • 对于子类2,这将在下一个LMFC边界(复位结束时启动LMFC计数器)

要实现CGS,通道必须看到0xBC(设置了charisk)并且必须没有错误(表中没有错误,也没有错误错误)。

一旦实现CGS,除非接收到4个连续的无效八位字节(意外的K字符,不是表错误或差异错误),否则核心将保留在CGS中。

实现SYNC不依赖于除线路速率和活动通道之外的任何链路参数。

一旦进入SYNC,系统可能会失去同步(请求重新同步)有三个主要原因:

  1. 如上所述,CGS在任何车道上都丢失了
  2. 检测到从0xBC到ILA开始的错误转换
  3. 检测到接收数据中的未对准。这意味着在意外位置检测数据中的对齐代码。
    当在意外的位置(而不是在多帧的末尾)检测到8个连续的多帧对齐字符时,将触发重新同步。
请登录后发表评论

    没有回复内容