Vivado仿真器 – 如何使用相对路径读取VHDL / Verilog中的文件而不将其添加到项目中?-Xilinx-AMD社区-FPGA CPLD-ChipDebug