设计咨询 – 系统监视器和PCI Express：I2C_SDA，I2C_SCL，PERSTN0或PERSTN1 I / O引脚的引脚电压电平低于预期

Kintex UltraScale器件包括两用I / O，可提供与系统监视器I2C接口的专用连接以及用于PCI Express复位输入的集成模块。

这些引脚名称在Kintex UltraScale引脚排列表中记录为IO_L23N_T3U_N9_I2C_SDA_65，IO_L23P_T3U_N8_I2C_SCLK_65，IO_T3U_N12_PERSTN0_65和IO_T1U_N12_PERSTN1_65。

当这些I / O用于其专用的I2C_SDA，I2C_SCL，PERSTN0或PERSTN1功能时，Vivado 2015.3或更早版本将错误地启用将I / O连接到内部低压电路的电路路径。

如果I / O外部连接到3.3V信号电平，则会导致外部信号未达到3.3V的完全逻辑高电压电平。

如何识别设计是否受到影响？

对于可能受影响的设计，设计必须具有以下所有属性：

• UltraScale Kintex KU025，KU035，KU040，KU060，KU085，KU115器件
• 从Vivado 2015.3或更早版本生成的比特流
• 在3.3V或2.5V下操作Bank 65
• 包括SYSMONE1原语AND将原语I2C_SCLK / I2C_SDA端口连接到I2C_SCLK / I2C_SDA引脚，和/或使用UltraScale Gen3集成块用于PCI Express（PCIe）和PERSTN0（和/或PERSTN1）引脚。

什么是解决方案？

该问题已在Vivado 2015.4及更高版本中得到解决。您可以在Vivado 2015.4中重建设计，或者至少可以使用Vivado 2015.4从Vivado的早期版本的设计检查点（.DCP）文件中编写新的比特流。

以下Tcl命令可用于更新设计，而无需完全重新实现项目：

 open_checkpoint top_routed.dcp 

 write_bitstream top_from_2015_4_write_bitstream.bit 

这些命令中的top_routed.dcp是来自Vivado <project>树的最后一个实现目录的路由设计检查点文件：<project> / * .runs / impl。 * /

哪些设计不受影响？

• 除专用I2C或PERSTN功能（如上所述）之外的那些引脚的使用不受影响。即用户定义的LVCMOS33 I / O，不用作I2C_SDA，I2C_SCL，PERSTN0或PERSTN1
• 不利用PCI Express硬块且在I2C访问模式下不使用SYSMONE1块的设计不受影响
• Bank 65在1.8V或以下运行的设计不受影响
• KU095不受影响，Virtex UltraScale和所有UltraScale +系列均不受影响
• 在Vivado 2015.4（或更新版本）中运行比特流生成的设计

有关更多详细信息，请参阅Xilinx有关此问题的客户通知：