Vivado DRC  – 违反PLCK-12的DRC消息未指定导致违规的对象。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado DRC – 违反PLCK-12的DRC消息未指定导致违规的对象。

描述

DRC GUI报告给出(PLCK-12)警告。

此违规的“违规属性”窗口中“详细信息”选项卡中给出的消息类似于以下内容:

IO引脚和BUFG之间的布线布局不佳。解决方案:IO引脚和BUFG放置不当导致路由器在两者之​​间使用非专用路径。有几种情况可能会触发此DRC,每种情况都会导致不可预测的时钟插入延迟,导致时序不佳。此DRC可能由以下任何原因引起:(a)时钟端口放置在不是CCIO引脚的引脚上(b)BUFG未放置在与CCIO相同的器件或SLR的一半中-pin(c)单端时钟已放置在差分对CCIO引脚的N侧。

没有关于导致违规的对象名称的信息。

如何判断问题涉及哪些细胞?

GUI DRC报告中给出的消息未提供足够的详细信息。

可以在DRC报告中找到更多详细信息,包括单元名称。

运行“报告DRC …”时,可以通过将“输出文件”中的位置和文件名留空来生成文本DRC报告:

请登录后发表评论

    没有回复内容