Vivado 2015.1未能在Vivado 2014.4中成功实现设计

描述

在BitGen中我的设计失败，Vivado 2015.1中出现以下错误：

错误：[DRC 23-20]规则违规（RTSTAT-1）未布线的网络 – 2个网络未布线。问题总线（ES）和/或净（S）是blackbird_system_wrapper1 / blackbird_system_i / axi_quad_spi_cfg / U0 / QSPI_LEGACY_MD_GEN.QSPI_CORE_INTERFACE_I / LOGIC_FOR_MD_0_GEN.SPI_MODULE_I / io0_t，blackbird_system_wrapper1 / blackbird_system_i / axi_quad_spi_1 / U0 / QSPI_LEGACY_MD_GEN.QSPI_CORE_INTERFACE_I / LOGIC_FOR_MD_0_GEN.SPI_MODULE_I / io0_t。

解

下面是在Implemented设计上执行的report_route_status命令的输出：

具有路由错误的网络：

blackbird_system_wrapper1 / blackbird_system_i / axi_quad_spi_1 / U0 / QSPI_LEGACY_MD_GEN.QSPI_CORE_INTERFACE_I / LOGIC_FOR_MD_0_GEN.SPI_MODULE_I / io0_o

未布线引脚：blackbird_system_wrapper1 / spi_mem1_io0_iobuf / OBUFT / I

blackbird_system_wrapper1 / blackbird_system_i / axi_quad_spi_cfg / U0 / QSPI_LEGACY_MD_GEN.QSPI_CORE_INTERFACE_I / LOGIC_FOR_MD_0_GEN.SPI_MODULE_I / io0_o

未布线引脚：blackbird_system_wrapper1 / cfg_spi_io0_iobuf / OBUFT / I

未布线的引脚是OBUFT实例的I引脚。这些OBUFT实例的T引脚由具有冲突约束的FDRE驱动，即IOB = FALSE且LOC = OLOGIC_XxYy。

因此，该工具将这些FDRE实例放置在OLOGIC站点的OUTFF BEL中，这是不正确的。

可以使用以下任何一种解决方法：

1.在翻牌圈将IOB属性更改为TRUE。

要么

2.使用以下BEL约束将FDRE锁定在TFF BEL：

 set_property BEL TFF [get_cells blackbird_system_wrapper1 / blackbird_system_i / axi_quad_spi_cfg / U0 / QSPI_LEGACY_MD_GEN.QSPI_CORE_INTERFACE_I / LOGIC_FOR_MD_0_GEN.SPI_MODULE_I / SPI_TRISTATE_CONTROL_III] 

 set_property BEL TFF [get_cells blackbird_system_wrapper1 / blackbird_system_i / axi_quad_spi_1 / U0 / QSPI_LEGACY_MD_GEN.QSPI_CORE_INTERFACE_I / LOGIC_FOR_MD_0_GEN.SPI_MODULE_I / SPI_TRISTATE_CONTROL_III]