Vivado IP流 – 如果我在IP Integrator中升级IP内核,则块设计中的所有IP内核都将重置-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado IP流 – 如果我在IP Integrator中升级IP内核,则块设计中的所有IP内核都将重置

描述

我在Vivado 2015.2或更高版本中使用IP集成器(IPI)来创建块设计。

我可以选择生成“每个IP脱离上下文”的输出产品。这为设计中的每个IP生成一个单独的.dcp。

接下来,我升级其中一个IP内核,Vivado重置Block Design中所有IP内核的输出产品。

这迫使我为所有IP核重新生成输出产品。

我希望一个IP内核的更改对程序框图中的其他IP内核没有影响。

这可能吗?

无法为每个IP内核重置输出产品。

在升级设计中使用的任何IP内核后,IPI会重置目标(或块设计)。由于此重置操作,将删除所有输出文件。

因此,每次升级IP时,都必须为所有IP重新生成输出产品。

这样做是因为参数的改变可能导致下游IP核在参数传播期间受到影响。

如果未重新生成受影响IP的输出产品,则可能会遇到困难。

请登录后发表评论

    没有回复内容