嵌入式Linux – 如何根据Zynq-7000 clk1x配置U-Boot MDC频率？

描述

MDC时钟频率不应超过2.5MHz。

但是，U-Boot在u-boot-xlnx / drivers / net / zynq_gem.c中为Zynq设置固定的MDC分频器。

#define ZYNQ_GEM_NWCFG_MDCCLKDIV 0x000080000 / * Div pclk by 32,80MHz * /

由于U-Boot不配置clk1x，因此在某些情况下生成的MDC可能超过2.5MHz。

我怎么能避免这个？

解

最强大的解决方案是提前计算clk1x，然后修改zynq_gem.c文件中的ZYNQ_GEM_NWCFG_MDCCLKDIV以生成正确的MDC。