Vivado逻辑分析器 – 警告:[Labtools 27-3123]用户扫描链1或3未检测到调试集线器核心-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado逻辑分析器 – 警告:[Labtools 27-3123]用户扫描链1或3未检测到调试集线器核心

描述

在硬件管理器中为使用ILA的设计编程器件时,我收到以下警告:

警告:[Labtools 27-3123]用户扫描链1或3未检测到调试集线器核心。
解析度:
1.确保连接到调试集线器(dbg_hub)内核的时钟是自由运行的并且处于活动状态
2.使用-e“set xsdb-user-bscan <C_USER_SCAN scan_chain_number>”手动启动hw_server,以检测用户扫描链2或4的调试中心。

警告:[Labtools 27-1974]器件<device_name>中编程的设计与探测文件<file_name.ltx>之间不匹配。

我该如何解决这个问题?

连接到dbg_hub的时钟网络由工具根据调试核心配置和连接自动选择。

但是,您可以通过修改XDC中的“connect_debug_port”命令来更改此时钟网络。

以下是可能的原因和解决方案:

1.连接到dbg_hub的时钟是一个非自由运行的时钟。

  • 要检查哪个时钟网连接到dbg_hub,请在Vivado GUI中执行以下步骤:
    打开Synthesized design或Implemented design – >右键单击网表层次结构中的dbg_hub核心并选择“Schematic” – >双击“clk”引脚
  • 如果此时钟是非自由运行时钟,请通过在XDC中修改此命令将其更改为自由运行时钟:

    connect_debug_port dbg_hub / clk [get_nets <clock_net_name>]

时钟是一个自由运行的时钟,但这个时钟网的信号完整性并不好。

检查电路板上此时钟信号的质量是否良好。这个问题的一个例子是如果子卡连接器未紧密插入(时钟来自子卡)。

3.尝试使用警告消息中提到的第二个解决方案,即使用其他用户扫描链编号。

例如,以下是更改为使用扫描链编号2的步骤:

  • 将dbg_hub核心的C_USER_SCAN_CHAIN属性更改为2.有关如何更改此属性,请参阅(UG908)。
  • 在Windows命令提示符或Linux上的终端上手动启动hw_server:

    hw_server -e“设置xsdb-user-bscan <C_USER_SCAN_CHAIN 2>

请登录后发表评论

    没有回复内容