CPRI v8.4  – 当我使用收发器调试引脚访问UltraScale DRP端口时,为什么会看到不正确的行为?-Xilinx-AMD社区-FPGA CPLD-ChipDebug