在Vivado Design Suite中报告DCI CASCADE-Xilinx-AMD社区-FPGA CPLD-ChipDebug

在Vivado Design Suite中报告DCI CASCADE

描述

我在Vivado Design Suite中限制了DCI_CASCADE。

是否有可能确认它已经实施?

要检查Vivado GUI中的DCI_CASCADE属性,请按照以下步骤操作:

1)打开实施的设计

2)在“包视图”中,选择已应用DCI_CASCADE属性的库并检查其属性。

3)这将显示在该特定Bank上应用的所有属性,包括DCI_CASCADE。

您还可以在开放实现的设计中使用以下Tcl命令:

 report_property [get_iobanks 14] 

这将为您提供BANK 14上的所有属性

同样的命令也可以用于其他Bank。

请登录后发表评论

    没有回复内容