JESD204 v6.1-为什么在JESD接收器上看到错误对齐的SYNC输出?-Xilinx-AMD社区-FPGA CPLD-ChipDebug