描述
我打算使用直接路径连接两个可重配置分区（RP），静态逻辑中没有同步定时端点。
这支持吗？
解
不建议使用此类型的直接连接。
如果从一个RP到另一个RP的路径在两个RP之间没有同步定时端点，则在换出模块时可能会出现时序收敛问题。
由于没有时间对引脚进行分区，因此无法保证两个不同RP中两个同步端点之间的所有路径组合将满足RM交换时的时序 。
检测到上述连接时将报告DRC HDPR-34：
HDPR-34严重警告
两个RP之间的直接路径
信号’XX’是连接可重配置分区’inst_1’和’inst_2’的直接路径，在静态设计中没有同步定时点。
根据当前加载的可重配置模块，此省略可能会导致硬件定时故障。
要关闭所有可能的同步路径上的时序，请确保任何可能的路径最多只包含一个可重新配置的分区中的段。
相关违规行为：<无>
如果PR设计的组合非常简单，并且您可以确认所有RP组合中的所有直接路径都可以通过时序检查，则可以在两个RP之间使用这种类型的直接路径。
没有回复内容