LogiCORE CPRI v8.3  – 如果HDLC设置为“0”,主机发送复位-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE CPRI v8.3 – 如果HDLC设置为“0”,主机发送复位

描述

在LogiCORE CPRI v8.3中,当首选HDLC速率(0xa)设置为0并且主核心中的首选以太网指针(0xb)设置为0时,则接收子通道2,字2(0x6),Z.130.0为奴隶是1。

奴隶被告知接收重置。

但是,(0xa)= 0和(0xb)= 0表示被动模式。

必须在不重置的情况下运行被动模式。

为什么Master发送重置?

CPRI评估休息室的硬件演示设计包含以下代码:

当stat_code_r / =“1111”时,reset_request <=’1’,否则为’0′;

为避免发送重置,应删除上述代码。

请登录后发表评论

    没有回复内容