我尝试模拟时为什么会出现迭代限制错误?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

我尝试模拟时为什么会出现迭代限制错误?

迭代限制错误有几种可能的原因。

  • PCS重置的极性不正确。
  • 当SERDES Quad复位被移除时,发生迭代限制错误。
  • 使用不正确的模拟时间参数,例如时间尺度太大(> fs)。
  • 在设计的一部分中使用了一个与使用的PCS时钟同名的时钟。
  • 这可能会导致模拟中的冲突。
  • 对于ECP2M SERDES,不遵循上电复位序列。

您必须通过取消置位复位来上电,然后断言,然后取消置位。
。X被发送到PLL输入或其他元件输入。
。其他IP模型或代码在模拟中使用相同的实例名称。。这些可能会导致晶格IP模型发生冲突。

请登录后发表评论

    没有回复内容