JESD204 PHY v1.0  –  TX_RESET_GT和RX_RESET_GT影响7系列FPGA的Tx和Rx SERDES-Xilinx-AMD社区-FPGA CPLD-ChipDebug