首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
LATTICE FPGA的DDR3 控制器可以不使用差分晶振而使用单端晶振吗?
yinhk
9年前发布
284
2
想省点成本,差分晶振太贵了,不知道是否可以使用单端晶振?
FPGA
lattice
请登录后发表评论
登录
注册
回复
2
只看作者
最新
最热
lzh
0
MarkFPGA
0
原则上是建议你使用差分晶振。LATTICE的DDR3专用PLL是可以接单端晶振的,我们在实际产品中也这么做过,没发现什么异常。当然如果你觉得不放心可以在该引脚预留一个差分振。注意,如果接单端晶振,只能接到差分对的P端,而不能接到N端。如下图,你的单端晶振只能接到LLC_GPLL0T这种带T的引脚,而LLC_GPLL0C_IN这种带C的引脚则可以用作普通IO。
能用差分的肯定用差分的晶振啊,除了价格不好,其它方面都好。