AXI Quad SPI v3.2  – 为什么忽略从DRR读取的字节?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

AXI Quad SPI v3.2 – 为什么忽略从DRR读取的字节?

描述

为什么忽略从DRR读取的字节?

PG153第54页描述了这种行为的原因 AXI Quad SPI v3.2产品指南

举个例子:

命令AB将发送到SPI器件以读取两个字节的数据。

该命令后面需要一个地址DE,然后是两个字节的虚拟周期。

因此,您可以将AB,DE,00和00写入DTR寄存器。

当该数据传输到SPI器件时,DRR FIFO填充有两个对应于命令AB,地址DE的虚拟字节,然后填充从SPI器件读取的2个实际字节数据。

因此,在读取DRR FIFO时,应忽略前两个读取。

请登录后发表评论

    没有回复内容