用于PCI Express Gen3 v1.0(Rev1)的AXI桥接器 – 默认情况下不会声明s_axis_arready-Xilinx-AMD社区-FPGA CPLD-ChipDebug