如何在仿真期间使用Tcl命令强制信号,线或reg的值为某个值?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

如何在仿真期间使用Tcl命令强制信号,线或reg的值为某个值?

描述

在使用Tcl命令进行仿真期间,如何将信号,线或reg的值强制为某个值?

add_force Tcl命令用于在仿真期间强制值。

命令语法:

add_force [-radix] [-repeat_every] [-cancel_after] [-quiet] [-verbose] ..

例子:
以下示例使用默认基数强制复位信号为300纳秒,并在Tcl变量中捕获返回的强制对象的名称,该变量可用于以后删除力:

设为10 [add_force reset 1 300]

以下示例显示了<{value time}>对的使用,定期重复,并在指定时间后取消:

add_force mySig {0} {1 50} {0 100} {1 150} -repeat_every 200 -cancel_after 10000

注意:在前面的示例中,第一个<{value time}>对不包含时间。

这表示在时间0(current_time)应用指定值0

有关此命令用法的更多信息,请使用“add_force -help”Tcl命令。
请登录后发表评论

    没有回复内容