Vivado  – 发出close_design命令后,为什么源文件仍然可访问-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado – 发出close_design命令后,为什么源文件仍然可访问

描述

在调用close_design之后,源文件仍然可以在GUI和内存中看到。

例如:

我运行close_design,然后开始阅读下一组文件。

现在,当我运行综合时,在综合期间使用新文件和之前的文件(在close_design之前读取)。

我预计,因为在读取第一个文件后有一个close_design,它应该不再可见。

期望是不正确的。

这里的“设计”概念与“项目”的概念相混淆

在Vivado工具中,设计发生在项目中。

例如,典型的项目可能具有精心设计,综合设计和实施设计。

该设计基于添加到项目中的源文件,但不包含源文件。

相反,它包含精心设计,综合或实现的表示。

关闭设计(close_design)不会关闭项目(请参阅close_project)。

在非项目流的情况下,close_design不会从内存中刷新文件(使用读取命令加载)。

请登录后发表评论

    没有回复内容