![Vivado实施 – 错误：[放置30-494]设计是空的-Xilinx-AMD社区-FPGA CPLD-ChipDebug](/upfiles/Error_icon.jpg){kind=icon}
描述
在Vivado中打开.dcp文件后，在综合优化之后，目前尚不清楚如何运行实现。
链接顶部设计后，会看到一个空项目错误。
步骤如下：
Read_checkpoint my.dcp
Link_design或link_design名称top_name
Place_design
错误：[放置30-494]设计为空
为什么会出现此错误？
解
以下将导致空白设计：
open_checkpoint top.dcp
link_design
因为Open Checkpoint已经加载了一个设计，所以发出一个额外的“link_design”命令实际上会并行打开一个空设计，这个设计将是主动设计。
处理此问题的正确方法是使用“add_files”和link_design，或者只使用open_checkpoint而不使用link_design。
例1：
add_files top.dcp
add_files top.xdc
link_design -top <top> -part <part>
例2：
open_checkpoint top.dcp
read_xdc top.xdc
没有回复内容