Vivado综合设计助手 – 帮助综合HDL属性支持 – DIRECT_ENABLE，DIRECT_RESET

描述

此答复记录描述了Vivado综合属性DIRECT_ENABLE和DIRECT_RESET，并提供了它们的编码示例。

编码示例附在此答复记录中。答案记录还包含与已知问题和良好编码实践相关的信息。

注意 ：每个编码示例都可用于直接创建Vivado项目。

请参阅每个源文件中的标题，了解每个示例中涵盖的Synthesis属性。

解

DIRECT_ENABLE

DIRECT_ENABLE属性可以应用于输入端口或其他信号，以便在有多个可能的启用时直接转到触发器的启用线。

DIRECT_ENABLE属性可以放在任何端口或信号上。

Verilog示例

（* direct_enable = yes *）输入ena3;

VHDL示例

实体测试是端口（

in1：std_logic_vector（8 downto 0）;

clk：std_logic;

ena1，ena2，ena3：在std_logic中

out1：std_logic_vector（8 downto 0））;

属性direct_enable：string;

属性direct_enable为ena3：signal为“yes”;

最终测试;

DIRECT_RESET

DIRECT_RESET属性可以应用于输入端口或其他信号，以便在有多个可能的复位时直接进入触发器的复位线。

DIRECT_RESET属性可以放在任何端口或信号上。

Verilog示例

（* direct_reset =“yes”*）输入rst3;

VHDL示例

实体测试是端口（

in1：std_logic_vector（8 downto 0）;

clk：std_logic;

rst1，rst2，rst3：在std_logic中

out1：std_logic_vector（8 downto 0））;

属性direct_reset：string;

属性direct_reset of rst3：signal is yes;

最终测试;