用于PCI Express Gen3 v1.0的AXI桥接器 – 在实现期间,具有默认PCIe块位置的VC709示例设计失败-Xilinx-AMD社区-FPGA CPLD-ChipDebug