JESD204 v5.2  – 如果2014年JESD204 v5.2中使用了默认速率线,则CPLL Power Down不会在启动时驱动-Xilinx-AMD社区-FPGA CPLD-ChipDebug