FIFO Generator v12.0  – 在仿真期间,FIFO生成器行为模型会生成太多仿真警告。忽视这些警告有多安全?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

FIFO Generator v12.0 – 在仿真期间,FIFO生成器行为模型会生成太多仿真警告。忽视这些警告有多安全?

描述

在FIFO Generator上运行行为仿真时,会生成过多的警告。

以下是一个例子:

**警告:(vsim-8684)输出端口/ fifo_generator_1p_tb / fifo_generator_1p_exdes_inst / fifo_generator_1p_inst / top_inst / U0 ////////上没有驱动程序,并且未使用其初始值。
#因此,可能会发生不符合的仿真行为
#VHDL标准,因为初始值来自基本信号/ fifo_generator_1p_tb / fifo_generator_1p_exdes_inst / fifo_generator_1p_inst / top_inst / U0 / <protected> / <protected> / <protected> / <protected> / <protected> / <protected>。

当设计具有多个FIFO生成器实例时,这些警告可以成倍增加。

有没有办法阻止生成这些警告?

忽视它们是否安全?

这是FIFO Generator仿真模型的一个已知问题,计划在2015.1版本中修复。

如果在仿真过程中观察到此类警告,则可以安全地忽略它。

请登录后发表评论

    没有回复内容