MIG UltraScale  – 如何生成订购设置为STRICT的MIG IP控制器?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG UltraScale – 如何生成订购设置为STRICT的MIG IP控制器?

描述

如何生成订购设置为STRICT的MIG IP控制器?

它不是GUI中的选项,我是否需要修改控制器生成的HDL代码?

目前,这不是MIG GUI中的一个选项,已提交增强CR以在将来添加此功能。

在添加之前,必须手动修改生成的RTL代码中的参数。

下面针对UltraScale MIG提供的示例设计描述了此过程。

需要在sources_1目录树中修改以下文件:

  • <项目> .srcs / sources_1 / IP / mig_0 / RTL /控制器/ mig_v5_0_ddr_mc_arb_c.sv
    • “,ORDERING =”NORM“ 需要更改为,ORDERING =“STRICT”
  • <项目> .srcs / sources_1 / IP / mig_0 / RTL /控制器/ mig_v5_0_ddr_mc.sv
    • “,ORDERING =”NORM“ 需要更改为 ,ORDERING =“STRICT”
  • <项目> .srcs / sources_1 / IP / mig_0 / RTL / ip_top / mig_v5_0_ddr3_mem_intfc.sv
    • “.ORDERING(”NORM“)” 需要更改为 “.ORDERING(”STRICT“)
  • <项目> .srcs / sources_1 / IP / mig_0 / RTL / UI / mig_v5_0_ddr_ui_rd_data.sv
    • 参数ORDERING =”NORM 需要更改为参数ORDERING =“STRICT
  • <项目> .srcs / sources_1 / IP / mig_0 / RTL / UI / mig_v5_0_ddr_ui.sv
    • 参数ORDERING =”NORM 需要更改为参数ORDERING =“STRICT

并且需要在sim_1目录树中修改以下文件:

  • <项目> .srcs / sim_1 / IP / mig_0 / RTL /控制器/ mig_v5_0_ddr_mc_arb_c.sv
    • “,ORDERING =”NORM“ 需要更改为,ORDERING =“STRICT”
  • <项目> .srcs / sim_1 / IP / mig_0 / RTL /控制器/ mig_v5_0_ddr_mc.sv
    • “,ORDERING =”NORM“ 需要更改为 ,ORDERING =“STRICT”
  • <项目> .srcs / sim_1 / IP / mig_0 / RTL / ip_top / mig_v5_0_ddr3_mem_intfc.sv
    • “.ORDERING(”NORM“)” 需要更改为 “.ORDERING(”STRICT“)
  • <项目> .srcs / sim_1 / IP / mig_0 / RTL / UI / mig_v5_0_ddr_ui_rd_data.sv
    • 参数ORDERING =”NORM 需要更改为参数ORDERING =“STRICT
  • <项目> .srcs / sim_1 / IP / mig_0 / RTL / UI / mig_v5_0_ddr_ui.sv
    • 参数ORDERING =”NORM 需要更改为参数ORDERING =“STRICT

在使用ModelSim运行此修改示例设计的仿真后,您将看到仿真中的ORDERING参数设置与NORM模式下的设置相比发生了变化。

NORM模式 ,参数如下所示,全变焦仿真如下:

NORM_Mode_SimParam.JPG
NORM_Mode_SimParam.JPG

NORM_WaveForm.JPG
NORM_WaveForm.JPG

STRICT 模式 ,参数如下所示,全变焦仿真如下:

STRICT_Mode_SimParam.JPG
STRICT_Mode_SimParam.JPG

STRICT_WaveForm.JPG
STRICT_WaveForm.JPG

修订记录:

09/24/2014 – 初始版本

请登录后发表评论

    没有回复内容