Virtex UltraScale – VCU108评估套件 – 配置失败（DONE不会变高） – RS [0：1]引脚使用

描述

在VCU108评估套件上，由于修订实施，如果使用默认比特流选项，将会看到配置失败（DONE不会变高）。

为防止异步读取中的主BPI配置失败， 必须压缩VU095 FPGA比特流映像。

有关要使用的正确压缩约束语法，请参阅解决方案部分。

细节：

Virtex UltraScale FPGA（VU095）和Micron（PC28F00AG18FE）闪存之间的VCU108评估套件地址引脚连接如下：

• FPGA RS [0：1]引脚用于代替FPGA上面的两个地址引脚A [24:25]
  注意： FPGA LSB为A00，因此MSB为A25
• FPGA RS [0：1]连接到Micron闪存A [25:26]
  注意： Flash LSB为A1，因此MSB为A26

RS [0：1]引脚根据上部闪存地址引脚设置（RS = 00，RS = 01，RS = 10和RS = 11）有效地将闪存分为4个部分，允许使用DIP开关轻松进行版本选择。

根据板载DIP开关设置，VCU108 RS [0：1]被上拉或下拉。

一旦设置了RS引脚选择，就会从开关设置所针对的四个图像位置之一开始配置。

由于通过RS引脚实现闪存有效地分为4个部分，因此比特流必须小于闪存密度的四分之一。

VCU108评估套件具有1Gb微米闪存，VU095 FPGA比特流略微超过四分之一闪存边界（268,435,456位）<7％。

当使用主BPI配置异步读取模式运行的比特流大于下一个四分之一闪存边界时，它将由于RS静态设置而换行，而不会看到比特流的结束。

使用主BPI配置时必须使用压缩异步读取或配置失败。

解

将以下约束约束添加到针对VCU108客户评估工具包的设计中。

set_property BITSTREAM.GENERAL.COMPRESS True [current_design]

如果不需要编程4个图像，则主BPI配置同步读取模式是另一种选择。

在具有同步读取的主BPI配置模式下，闪存突发数据，因此它不会遇到修订边界的问题（闪存的1/4）。