FIR编译器v7.2系统生成器块行为仿真与实现的网表不匹配。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

FIR编译器v7.2系统生成器块行为仿真与实现的网表不匹配。

描述

FIR编译器v7.2系统生成器块行为仿真可能与以下配置的实现网表不匹配:

  • 系数宽度= 36位
  • 对称系数结构
  • 7系列器件

这是FIR编译器v7.2的已知问题。

解决方法:

增加(或减少)指定的系数宽度将解决不匹配问题。

不匹配是由于System Generator仿真模型使用的计算延迟数字中的错误。

请登录后发表评论

    没有回复内容