Vivado – 严重警告：[时序38-1]在没有反馈网络的时钟修改单元clk_gen_i0 / clk_core_i0 / inst / mmcm_adv_inst上使用的DLL输出引脚：CLKOUT0 CLKOUT1-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面