当我连接到我的低功率板设计时,为什么USB ISP下载电缆会提高VCJ电压?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

当我连接到我的低功率板设计时,为什么USB ISP下载电缆会提高VCJ电压?

情况:一个MaCHXO2设备由低压线性稳压器供电,当上电时输出适当的电压。然后发现当USB ISP下载电缆连接到电路板设计来编程MACHXO2时,VCCJ电压增加。进一步的测试表明,即使在电路板未供电和USB ISPoSoad电缆连接时,设计VccJ电压也是正低电压。这不是预期的操作,即设计调节器应该保持电源值恒定,而不管USB ISP下载电缆是否连接。
答:USB ISP下载电缆在USB连接器的PC信号和连接到您的设计的连接线之间有很好的信号隔离。当VCJ电压小于2.5伏特时VCJ FielW线确实显示出一些低电平泄漏电流。你可以通过安装一个DVM来测量从VCJ飞线到GND飞线的电压,当没有连接到你的板时。您还可以设置DVM来测量电流,这将显示VCJ飞线上可用的最大泄漏电流(DVM上的电流设置将短路VccJ到GND,这给出最大泄漏电流测量)。鉴于此,如果您的电路板设计具有低电压和低电流的VccJ电源,并且USB ISPoIP电缆泄漏电流高于您的设计使用的电流,那么当USB ISPoSoad电缆连接到您的JTAG信号时,您可能会看到VccJ电压增加。董事会
对于大量的电路板设计,VccJ泄漏电流不是问题,通常是因为设计的VccJ电压和/或电流要求不够低,并且在许多情况下,因为VCJ电压是由开关稳压器产生的。开关稳压器通常可以同时源和正弦电流来维持输出电压,特别是当负载电流小时。线性稳压器通常非常擅长于电流源,但如果负载电流被破坏或试图将电压拉过调节电压,则容易变得不受控制或使电压浮动。
你可能想知道:VccJ泄漏电流的原因是什么?答案是,USB ISPFieldLoad的内部是一个处理器,它通过USB连接器与PC通信,以及一个缓冲IC,它发送和接收连接到您的设计的JTAG FielW线信号。处理器由电缆的PC侧供电,缓冲IC由您的设计VCJ电源供电。当VccJ电压为3.3V时,VCJ中没有泄漏电流,因为PC侧和您的设计VCJ均相等且没有连接。当VccJ小于约2.5V时,当PC侧供电的内部电缆处理器将信号泄漏到由您的设计提供的VCJ供电的缓冲IC时,一些信号泄漏电流开始出现。如果VccJ小于处理器3.3V,则到达缓冲器IC的处理器信号被钳位高,并且来自处理器IOS的任何多余信号电流被箝位或分流到VCJ电源连接…如果你做上面描述的DVM电流测试,这就是你用电流表测量的泄漏电流。
当VccJ短路到GND时,这个信号泄漏电流进入VCJ小,通常约1Ma,而当VCCJ允许浮动时,电流低得多。即使VCJ漏电流小,对于一些非常低功率的设计,漏电流也可以使VccJ电压提高一些。如果这被确定为一个问题,一个简单的解决方案是增加500欧姆电阻从VCJ到GND在飞线连接点上的电路板设计。或者,您可以将500欧姆电阻器添加到一个具有500欧姆电阻器永久连接在VCJ和GND之间的公/母插装连接器。当在编程过程中安装了改进的插入式连接器时,USB ISP下载电缆VccJ泄漏电流将被分流到连接器上的GND,VCJ电压将通过您的设计保持在适当的电压电平。

请登录后发表评论

    没有回复内容