FIFO Generator v12.0 – 在ModelSim Standalone中仿真核心的正确流程是什么？

描述

当我在ModelSim中仿真FIFO Generator行为模型时，我收到以下错误：

vcom /proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/simulation/fifo_generator_vhdl_beh.vhd
#Model Technology ModelSim SE-64 vcom 10.2a Compiler 2013.03 Mar 15 2013
＃ – 加载包STANDARD
＃**错误：/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/simulation/fifo_generator_vhdl_beh.vhd(46））：在受保护区域。
＃**错误：/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/simulation/fifo_generator_vhdl_beh.vhd(46））：在受保护区域。
＃**错误：/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/simulation/fifo_generator_vhdl_beh.vhd(46））：在受保护区域。
＃**错误：/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/simulation/fifo_generator_vhdl_beh.vhd(46））：在受保护区域。
＃/tools/gensys/modelsim/10.2a/linux_x86_64/vcom失败了。

如何在独立模式下仿真FIFO生成器？

解

Vivado中的FIFO Generator行为模型需要一个名为fifo_generator_12_0的库和一个子模块列表。

您需要将以下行添加到包装器RTL代码和测试平台：

LIBRARY fifo_generator_v12_0;
使用fifo_generator_v12_0.fifo_generator_v12_0;

下面是一个完整的编译列表，用于仿真FIFO Generator v12.1内核：

vlib msim / fifo_generator_v12_0

vmap fifo_generator_v12_0 msim / fifo_generator_v12_0

vcom -work fifo_generator_v12_0 /proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/simulation/fifo_generator_vhdl_beh.vhd

vcom -work fifo_generator_v12_0 /proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/fifo_generator_v12_0_pkg.vhd
vcom -work fifo_generator_v12_0 /proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/common/input_blk.vhd
vcom -work fifo_generator_v12_0 /proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/common/output_blk.vhd
vcom -work fifo_generator_v12_0 /proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/common/shft_wrapper.vhd
vcom -work fifo_generator_v12_0 /proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/common/shft_ram.vhd
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/common/wr_pf_as.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/common/wr_pf_ss.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/common/rd_pe_as.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/common/rd_pe_ss.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/delay.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/bin_cntr.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/clk_x_pntrs_builtin.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/logic_builtin.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/builtin_prim.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/builtin_extdepth.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/builtin_top.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/reset_builtin.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/builtin_prim_v6.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/builtin_extdepth_v6.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/builtin_extdepth_low_latency.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/builtin_top_v6.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/builtin/fifo_generator_v12_0_builtin.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/ramfifo/bram_sync_reg.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/ramfifo/bram_fifo_rstlogic.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/ramfifo/reset_blk_ramfifo.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/ramfifo/axi_reg_slice.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/fifo_generator_top_bi_sim.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/fifo_generator_v12_0_synth.vhd”
vcom -work fifo_generator_v12_0 -93“/proj/gsd/vivado/Vivado/2014.1/data/ip/xilinx/fifo_generator_v12_0/hdl/fifo_generator_v12_0_top.vhd”