AXI互连 – 为什么AXI互连ID宽度为0?如何计算ID宽度?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

AXI互连 – 为什么AXI互连ID宽度为0?如何计算ID宽度?

描述

当使用AXI互连和其他AXI基础设施模块(如交叉开关,数据宽度转换器或协议转换器)时,我注意到AWID / WID / BID / ARID / RID信号宽度发生变化,有时会完全消失。

为什么会这样?

AXI交互的ID宽度可以通过AXI互连进行更改,通常用于协议转换或区域节省。

由于在交叉开关最大性能SAMD模式中添加了额外的AXI主站(互连/交叉开关上的从站接口),因此会添加额外的ID位,以便将可能重新排序的响应路由回正确的主站。

以下配置将导致单线程操作,导致从AXI基础结构IP中删除ID:

  • AXI4-Lite配置:AXI4-Lite不支持多线程,因此不提供ID信号。
  • 协议转换:转换为AXI3可能会分割ID。
  • Crossbar SASD:将AXI互连配置为最小化区域模式将强制执行排序以减小面积。

在这些模式中必要时,核心可以在内部存储输入ID值以满足协议ID反射。

请登录后发表评论

    没有回复内容