Vivado综合 – 当较低级别层次结构中存在tricell时,即使使用“-flatten_hierarchy none”,子模块接口也会被修改。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado综合 – 当较低级别层次结构中存在tricell时,即使使用“-flatten_hierarchy none”,子模块接口也会被修改。

描述

当较低级别层次结构中存在tricell时, 即使使用“ -flatten_hierarchy none ”也可以修改 子模块接口

本文介绍了此问题的根本原因。

这是预料之中的。

即使“ -flatten_hierarchy ”设置为none,当低级模块中存在三态缓冲区/单元时,Vivado Synthesis会在I / O插入之前自动启用重建流。

这是为了将三态逻辑移到顶层。

您将在综合报告中看到以下消息:

设计在子模块中有tricells,设置为重建层次结构流程

重新构建层次结构时,模块接口可能与RTL中的模块接口不完全相同。

如果要保留确切的设计层次结构,请将三态缓冲区从子模块移动到顶层。

请登录后发表评论

    没有回复内容