2012.4 Vivado  – 将edif网表上的信号保存为mark_debug-Xilinx-AMD社区-FPGA CPLD-ChipDebug