Vivado约束 – “错误:[通用17-161]为'multiply_ by'指定的无效选项值'6.5'。”在create_generated_clock约束上收到-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado约束 – “错误:[通用17-161]为'multiply_ by'指定的无效选项值'6.5'。”在create_generated_clock约束上收到

描述

我正在尝试创建一个生成的时钟,其频率是其源的小数乘数:

create_generated_clock -name clk_fraction -source [get_pins ex_fpgaex_clock / ex_mmcm_clk_wizard / mmcm_adv_inst / CLKIN1] -multiply_by 6.5 -divide_by 6 [get_pin sex_fpga / ex_mmcm_clk_wizard / mmcm_adv_inst / CLKOUT0]

此约束导致以下错误:

错误:[Common 17-161]为’multiply_by’指定的选项值’6.5’无效。

我该如何解决这个错误?

允许的值 -mutiply_by和-divide_by参数是整数。

要获得分数输出,您需要找到提供所需分数输出的整数的比率。

在上面的例子中,你需要使用-mutiply_by值为13和-divide_by值为12来获得所需的输出。

有关更多信息,请参阅create_generated_clock命令或UG835的帮助信息。

请登录后发表评论

    没有回复内容