Vivado约束 – 限制BUFGMUX  – 时钟多路复用-Xilinx-AMD社区-FPGA CPLD-ChipDebug