14.3 FSBL  – 为Zynq FSBL添加附加功能-Xilinx-AMD社区-FPGA CPLD-ChipDebug

14.3 FSBL – 为Zynq FSBL添加附加功能

描述

用户可能希望通过添加其他功能来修改Xilinx第一级引导加载程序(FSBL)。此答复记录提供了有关如何执行此操作的大纲。

从14.3开始,用户可以对Xilinx软件开发套件(SDK)中创建的Zynq FSBL进行修改。

Xilinx提供充当用户挂钩的功能。用户可以在这些例程中添加所需的附加功能。这有助于保留正常的FSBL流,同时还允许用户添加自己的自定义逻辑。

FSBL用户挂钩允许在FSBL中的三个不同位置添加自定义逻辑。

  • 在比特流下载之前
  • 比特流下载后
  • 在FSBL进入第二阶段Bootloader之前

这三个函数留空,并且具有用于添加用户逻辑的区域。这些函数位于fsbl_hooks.c中,它是SDK生成的FSBL的源代码的一部分。

请登录后发表评论

    没有回复内容